Um dispositivo móvel é composto essencialmente de dois subsistemas (um ''pc'' e um ''rádio''), os quais são geralmente implementados como distintos sistemas-em-chip multiprocessados (mpsoc). o ''pc'' suporta processamento multimídia e implementa a interface com o usuário fazendo uso de computação textit{multi-thread} sob gerenciamento de um sistema operacional complexo; o ''rádio'' realiza processamento de banda-base por meio de computação multi-tarefa gerenciada por um sistema operacional de tempo real. o aumento das taxas de transferência e dos requisitos de segurança demandam um crescimento da vazão sob uma restrição de potência que vem se mantendo quase inalterável para dispositivos móveis. para lidar com a crescente demanda por eficiência energética, arquiteturas textit{multicore} são utilizadas para processamento da pilha de protocolo e aplicações de segurança, o qual requer computação multi-tarefa sob restrições de tempo real. esta dissertação aborda a eficiência energética de computação multi-tarefa em arquiteturas textit{multicore} homogêneas por meio do uso racional do subsistema de memória. inicialmente, a dissertação caracteriza, sob restrições de tempo real, o consumo de energia, a vazão e a eficiência energética do subsistema de memória para uma importante classe de aplicações em dispositivos móveis: os algoritmos criptográficos. os resultados mostram que os requisitos para escalonabilidade de tempo real limitam o crescimento da vazão com o aumento do tamanho da cache de tal forma que o consumo extra da cache não vale a pena. também mostram que, no contexto da classe de aplicações-alvo, mais de 85% da energia gasta no subsistema de memória é devido ao consumo dinâmico. tais resultados permitiram identificar otimizações de cache cruciais para lidar com o aumento das restrições de eficiência energética. posteriormente, para um dado conjunto de tarefas periódicas, esta dissertação propõe uma nova abordagem para otimizar a eficiência energética do subsistema de memória (um grande responsável pelo consumo de energia em dispositivos baseados em soc), a qual leva em conta restrições de tempo real. o problema-alvo é decomposto em dois subproblemas fracamente acoplados: particionamento de tarefas entre textit{cores} e particionamento dos itens de memória entre espaços de endereçamento cacheáveis e não-cacheáveis. tal abordagem reduz o consumo dinâmico sem causar um aumento significativo no tempo médio de execução ou no consumo estático. experimentos realizados com tarefas de um protocolo de segurança real mostraram que reduções entre 7,7% e 33% da energia consumida pelo subsistema de memória pode ser obtida com a decomposição proposta, em comparação com um sistema de referência que mantém todos os itens de programa em um espaço de endereçamento cacheável.